(19) 日本国特許庁 (JP)

# (12) 特 許 公 報 (B 2)

(11)特許番号

特許第3352941号 (P3352941)

(45)発行日 平成14年12月3日(2002.12.3)

(24)登録日 平成14年9月20日(2002.9.20)

(51) Int.Cl.7

識別配号

FΙ

HO1L 21/331

29/732

H01L 29/72

S

請求項の数6(全20頁)

(21)出願番号 特願平10-110528 (73)特許権者 000003078 株式会社東芝 (22)出顧日 平成10年4月21日(1998.4.21) 東京都港区芝浦一丁目1番1号 (72) 発明者 吉野千博 (65)公開番号 特開平11-307540 神奈川県川崎市幸区小向東芝町1 株式 (43)公開日 平成11年11月5日(1999,11.5) 会社東芝 研究開発センター内 審查請求日 平成13年6月4日(2001.6.4) (74)代理人 100064285 弁理士 佐藤 一雄 (外3名) 審査官 萩原 周治

最終頁に続く

#### (54) 【発明の名称】 半導体装置

1

# (57)【特許請求の範囲】

【請求項1】半導体基板の素子領域上に形成されたベー ス層と、

前記ベース層の表面領域上に開孔を有しながら前記ベー ス層上に形成された絶縁膜と、

前記開孔を埋込みながら前記絶縁膜上に形成されたエミ ッタ電極と、

を備え、前記開孔周囲における前記ベース層と前記エミ ッタ電極の間の前記エミッタ電極下のみには前記絶縁膜 が単一の層として介在され、前記紫子領域は紫子分離絶 10 かに記載の半導体装置。 縁膜によって分離されており、前記ベース層は前記素子 分離絶縁膜上まで延在しており、前記ベース層は素子領 域上では単結晶シリコンから構成されかつ前記素子分離 絶縁膜上では多結晶シリコンから構成されているととを 特徴とする半導体装置。

【請求項2】前記エミッタ電極下の領域を除いた前記べ ース層の領域は、前記エミッタ電極下の前記ベース層の 領域よりも不純物濃度が高いことを特徴とする請求項1 記載の半導体装置。

【請求項3】前記エミッタ電極は多結晶シリコンから構 成されていることを特徴とする請求項1乃至2のいずれ かに記載の半導体装置。

【請求項4】前記エミッタ電極は単結晶シリコンから構 成されていることを特徴とする請求項1乃至2のいずれ

【請求項5】前記エミッタ電極は前記ベース層の外側ま で延在し、かつ前記ベース層の外側で配線とのコンタク トが取られていることを特徴とする請求項1乃至4のい ずれかに記載の半導体装置。

【請求項6】前記エミッタ電極下の領域を除く前記ベー

ス層の表面および前記エミッタ電極の表面にシリサイド 層が形成されていることを特徴とする語求項1乃至5の いずれかに記載の半導体装置。

# 【発明の詳細な説明】

[0001]

【発明の届する技術分野】本発明は半導体装置およびそ の製造方法に関する。

[0002]

【従来の技術】従来のバイポーラトランジスタの構成を 図11を参照して説明する。この従来のバイボーラトラ 19 ンジスタにおいては、シリコン基板81にディープトレ ンチ素子分離絶録膜83aによって素子分離された素子 領域82,82aが形成されている。この案子領域8 2. 82 a はシャロウトレンチ素子分配絶縁順83によ ってベース形成予定領域82とコレクタ形成予定領域8 2aに分離されている。

【0003】ベース形成予定鎖域82上にはベースエビ タキシャル層84が形成されている。このベースエピタ キシャル層84と同層となる多結晶シリコン層848が ベース形成予定領域82を囲む絶縁膜83上に形成され 20 ている。またコレクタ形成予定領域82a上にはコレク タエピタキシャル圏84bが形成されている。

【①①04】ベースエピタキシャル層84の泉面領域に はエミッダ領域92が形成されている。またこのエミッ タ領域92上に開孔を有する絶縁膜(エッチングストッ パ膜とも言う) 85がベースエピタキシャル層84上に 形成されている。そして上記絶縁膜85%よびベースエ ピタキシャル層84上に多結晶シリコンからなるベース 引出し電極86が形成されている。ベース引出し電極8 6にはエミッタ領域92上に関孔が設けられており、こ 30 の開孔は絶縁膜85の関孔よりも大きい。

【0005】ベース引出し電極86に設けられた開孔の 側部に絶縁物からなるスペーサ膜93が形成されてい る.

【0006】またエミッタ領域92と電気的に接続され る多結晶シリコンからなるエミッタ電極90が上記開孔 を埋込むように形成されている。

【0007】とのエミッタ電極90はベース引出し電極 86とはスペーサ膜93によって電気的絶縁されてい

【0008】一方、コレクタエピタキシャル層84b上 には多緒晶シリコンからなるコレクタ電極86aが形成 されている。

【0009】ベース引出し電極86、コレクタ電極86 a. およびエミッタ電極90の表面には高融点金属シリ サイト順94が形成され、低抵抗化が図られている。こ れらのベース引出し電極86、コレクタ電極86a、お よびエミッタ電極90上には厄間絶緯膜96が形成され ている。そしてとの歴間絶縁膜96には上記各電極8

ト孔が関孔されている。これらのコンタクト孔を埋込む ように金属からなる金属電極98a.98b,98cが 形成されている。

【0010】次に上記従来のバイボーラトランジスタの 製造方法を図12を参照して説明する。

【0011】まず図12(a)に示すようにシリコン基 板81にトレンチを形成し、このトレンチを絶縁膜83 で埋込むことにより素子分離を行い、素子領域82を形 成する。次に第1導電型(例えばp型)の不純物を導入 しながらエピタキシャル成長を行うことにより、素子領 域82上にはベース層となる単結晶シリコン層(ベース エピタキシャル層ともいう)84を形成するとともに、 景子分離絶縁膜83上には多結晶シリコン層84aを形 成する(図12(り) 参照)。続いて墓板表面に例えば Si〇、からなる酸化膜を維誦し、バターニングするこ とにより、エッチングストッパ膜85を形成する(図1 2 (b) 黎照)。

【0012】次に基板全面に多結晶シリコン膜を総論 し、続いてこの多結晶シリコン膜に第1導電型の不純物 を注入した後、この多結晶シリコン膜、および多結晶シ リコン層84aの一部を異方性エッチング(例えばRI E(Reactive Ion-Etching))によって除去し、多結晶 シリコンからなるペース引出し電極86を形成する(図 12(c)麥縣)。

【0013】次に基板全面に酸化膜87を堆積し、エミ ッタが形成される領域上の酸化膜87 およびベース引出 し電極86を異方性エッチングを用いて除去し、底面に エッチングストッパ膜85が露出する開孔88を形成す る(図12(d)参照)。

【10014】次に、基板全面に窒化験を堆積し、RIE 等の異方性エッチングを用いてエッチングを行うことに より開孔88の側部に窒化物からなる側壁膜89を形成 する (図12(e)麥願)、続いて異方性エッチングを 用いて関孔88の底面に窓出しているエッチングストッ バ購85を除去し、エピタキシャル層84を露出させる (図12(e)参照)。

【0015】次にこうして形成されたエミッタ開孔、お よび開孔88を埋込むように基板全面に多結晶シリコン 膜90を堆積し、この多結晶シリコン膜に第2導電型 (例えばn型)の不純物を注入した後、熱処理すること により、エピタキシャル層84の表面領域に上記不純物 を拡散させエミッタ領域92を形成する(図12(f) 麥際)。続いて多結晶シリコン膜90をパターニングす ることによりエミッタ電極90を形成する(図12 (f) 参照)。

【0016】次にエミッタ電極90をマスクにして具方 性エッチングを用いて酸化膜87を除去する(図12 (8) 参照)。このときエミッタ電極90下の酸化膜8 7は除去されない。この除去されない酸化膜87と側壁 6、86a、90とのコンタクトを取るためのコンタク 50 膜89とかちスペーサ膜93が模成される (図12

(g) 麥照)。

【0017】次に基板全面に高融点金属(例えばTェ) をスパッタ法を用いて堆積し、熱処温することにより、 ベース引出し電極86ねよびエミッタ電極90上にシリ サイド回94を形成する(図12(h)参照)。 これに よりベース引出し電極86およびエミッタ電極90は低 抵抗化される。

【0018】次に図12(i)に示すように基板全面に 層間絶縁膜96を堆積し、この層間絶縁膜96に、ベー ス引出し電極86名よびエミッタ電極90とのコンタク 10 トを取るためのコンタクト孔を各ヶ開孔する。そしてこ れらのコンタクト孔を坦込むように基板会面に金属膜を 堆積し、この金属膜をパターニングすることにより、金 屆電極98a、98bを形成し、パイポーラトランジス タを完成する (図12 (i) 参照)。

#### [0019]

【発明が解決しようとする課題】近年、バイボーラトラ ンジスタの高速化、低消費電力化が求められており、こ のためエミッタと真性ベースの領域の微細化が進んでい る。しかし微細化を進めていくと、バイボーラの本質的 29 なところではなく、バイポーラトランジスタの動作には 不要は寄生的な領域の割合が増大していく。このためべ ース抵抗、エミッタ抵抗、等の寄生抵抗、ベース・コレ クタ間容置等の寄生容置が、真性領域の抵抗、容量に比 べて大きくなり、高速化、低消費電力化の妨げになって いる。

【0020】上述の従来のバイボーラトランジスタにお いては、エッチングストッパ膜85の帽は、側壁89の 厚さと関孔88の合わせ余裕の分だけ余計に広くする必 要がある。このため図13に示すようにエッチングスト ッパ膜85下のエピタキシャル層84の部分99が広く なってベース抵抗が磨しく増大し、高速化、低消費電力 化の妨げとなるという問題があった。

【0021】また、微細化を進めてエミッタ領域92の 幅寸法を小さくしていった場合、関孔88のアスペクト 比 (開孔の深さと幅との比) が大きくなるため、ベース エピタキシャル層84と接するエミッタ電極90の部分 の不純物濃度が、他の部分よりも薄くなることが起こ る。このためエミッタ幅によって電流利得が変化すると いう問題があった。

【0022】本発明は上記事情を考慮してなされたもの であって、微細化してもエミッタ幅によって電流利得が 変化するのを可及的に防止することのできる半導体装置 およびその製造方法を提供することを目的とする。

#### [0023]

【課題を解決するための手段】本発明による半導体装置 は、半導体基板の素子領域上に形成されたベース層と、 前記ベース層の表面領域上に関孔を有しながら前記ベー ス層上に形成された絶縁膜と、前記開孔を坦込みながら

記開孔周囲における前記ベース層と前記エミッタ電極の 間には前記絶録膜が単一の層として介在されたことを特 徴とする。

【0024】なお、前記索子領域は索子分離絶録瞭によ って分離されており、前記ベース層は前記案子分離絶縁 膜上まで延在しており、前記ペース層は素子領域上では 単結晶シリコンから模成されかつ前記索子分離絶舞順上・ では多結晶シリコンから構成されているようにしても良

【0025】なお、前記エミッタ電極下の領域を除いた 前記ペース層の領域は、前記エミッタ電極下の前記ペー ス層の領域よりも不純物濃度が高いことが好ましい。

【0026】なお、前記エミッタ電極は多結晶シリコン から構成されていても良い。

【0027】なお、前記エミッタ電極は単結晶シリコン から構成されていても良い。

【0028】なお、前記エミッタ電極は前記ペース層の 外側まで延在し、かつ前記ベース圏の外側で配線とのコ ンタクトが取られているように模成しても良い。

【10029】なお、前記エミッタ電極下の鎖域を除く前 記ペース層の表面および前記エミッタ電極の表面にシリ サイド層が形成されているように構成しても良い。

【0030】また本発明による半導体装置の製造方法 は、半導体基板に素子分離を行い、素子分離絶縁膜によ って囲まれて表面が露出した素子領域を形成する工程 と、前記素子領域を含む領域上に第1導電型のベース層 をエピタキシャル成長させる工程と、前記案子領域上に エミッタ関孔を有する絶縁膜を前記ベース層上に形成す る工程と、前記エミッタ開孔を坦込むように前記絶縁膜 30 上に第2導電型のエミッタ電極を形成する工程と、少な くとも前記エミッタ電極と自己整合的に前記絶練膜をバ ターニングする工程と、を備えていることを特徴とす

【0031】なお、前記エミッタ電極は、第2導電型の 不純物を含む多結晶シリコン膜から構成され、前記多結 晶ンリコン膜を熱処理することにより前記ベース層の表 面領域にエミッタ領域を形成する工程を更に有している ように格成しても良い。

【0032】なお、前記エミッタ電極は、前記第2導電 型の不純物を導入しながら前記エミッタ関孔から単結晶 シリコン膜をエピタキシャル成長させてなるものである ように模成しても良い。

【0033】なお、前記索子領域上に、エミッタ開孔を 有する絶縁膜を前記ベース上に形成する工程は、前記ベ ース層を覆う第1の絶縁膜を形成する工程と、前記案子 領域上に第1の開孔を有する第2の絶毎膜を前記第1の 絶輝競上に形成する工程と、前記第1の関孔の側面に側 壁膜を形成する工程と前記側壁膜をマスクにして異方性 エッチングを行うことにより前記第1の関孔の底部の前 前記絶縁膜上に形成されたエミッタ電極と、を備え、前 50 記第1の絶縁膜を除去し、前記第1の絶縁膜にエミッタ

関孔となる第2の関孔を形成する工程と、前記側壁膜はよび前記第2の絶縁膜を除去する工程と、を有しているように模成してもよい。

【① 034】また本発明による半導体装置の製造方法 は、半導体基板に、素子分離絶縁膜によって素子分離さ れた第1万至第3の半導体領域を形成する工程と、前記 第3の半導体領域上にゲート絶縁膜を形成した後、この ゲート絶縁膜上に多結晶シリコンからなる第1の層を形 成する工程と 第1導電型の不純物を導入しながらエビ タキシャル成長を行い、前記第1および第2の半導体鎖(10) 域上では単縮晶シリコンからなり、前記第1 および第2 の半導体領域以外の領域で多結晶シリコンからなる第2 の層を形成する工程と、前記第2の層上に絶縁膜を形成 した後、この絶録膜と、前記第1および第2の層とをバ ターニングすることにより前記第1の半導体領域上には ベース層を、前記第2の半導体領域上にはコレクタ電極 を、前記第3の半導体領域上にはゲート電極を形成する 工程と、前記ペース層上の前記絶縁膜に、前記ペース層 の表面が露出する関孔を形成する工程と、前記開孔を坦 込むように前記絶縁膜上に第2導電型のエミッタ電極を 20 形成する工程と、少なくとも前記ゲート電極をマスクと して前記第3の半導体領域に不純物をイオン注入するこ とにより不純物領域を形成する工程と、を備えているこ とを特徴とする。

【0035】なお、前記エミッタ電極をマスクとして前記エミッタ電極下の領域を除く前記ペース層上の前記総録機なよび前記コレクタ電極上の総録機を除去する工程と、前記ペース層、前記コレクタ電極、および前記エミッタ電極上に各々高融点金属シリザイド層を形成する工程と、を更に備えているように構成しても良い。

【10036】また本発明による半導体装置の製造方法 は、半導体基板に、素子分離絶縁膜によって素子分離さ れた第1万至第3の半導体領域を形成する工程と、前記 第3の半導体領域上にゲート絶縁膜を形成した後、第1 導電型の不絶物を導入しながらエピタキシャル成長を行 い 前記第1および第2の半導体領域上では単結晶シリ コンからなり、前記第1および第2の半導体領域以外の 領域で多結晶シリコンからなる第1の層を形成する工程 と、前記第1の半導体領域上に関孔を有する第1の絶縁 膜、および前記第2の半導体領域を覆う第2の絶縁膜を 49 各々前記第1の層上に形成する工程と、前記期孔を退込 むように基板全面に多緒晶シリコン膜を堆積した後、こ の多結晶シリコン膜および前記第1の層をバターニング することにより、前記第1の半導体領域上にエミッタ電 掻およびベース層を、前記第2の半導体領域上にコレク タ電極を、前記第3の半導体領域上にゲート電極を形成 する工程と、前記エミッタ電極を熱処理することにより 前記ベース層の表面領域にエミッタ領域を形成する工程 と、少なくとも前記ゲート電極をマスクとして前記第3

物領域を形成する工程と、を備えていることを特徴とする。

【0037】なお、前記第1の層を形成する前に前記ゲート能縁膜上に多結晶シリコンからなる層を形成する工程を更に備え、前記ゲート電極を形成する際に前記多結晶シリコンからなる層も同時にパケーニングされるように構成しても良い。

【りり38】また本発明による半導体装置の製造方法 は、半導体基板に、素子分配絶縁膜によって素子分離さ れた第1万至第3の半導体領域を形成する工程と、前記 第3の半導体領域上にゲート絶縁膜を形成した後、第1 導電型の不純物を導入しながらエピタキシャル成長を行 い。前記第1および第2の半導体領域上では単結晶シリ コンからなり、前記第1および第2の半導体領域以外の 領域で多結晶シリコンからなる第1の層を形成する工程 と、前記第1の層上に絶縁膜を形成した後、この絶縁膜 および前記第1の層をパターニングすることにより、前 記第1の半導体領域上にベース層を、前記第2の半導体 領域上にコレクタ電極を形成する工程と、前記ペース層 上の絶縁膜に開孔を形成した後、この開孔を坦込むよう に基板全面に多結晶シリコン膜を堆積する工程と、前記 多結晶シリコン膜をパターニングすることにより前記べ ース層上にエミッタ電極を形成するとともに前記第3の 半導体領域上にゲート電極を形成する工程と、前記エミ ッタ電極を熱処理することにより前記ペース層の表面鎖 域にエミッタ領域を形成する工程と、少なくとも前記ゲ ート電極をマスクとして前記第3の半導体領域に不絶物 をイオン注入することにより不純物領域を形成する工程 と、を値えていることを特徴とする。

6 【0039】なお、前記ゲート電極およびエミッタ電極の側面に総縁物からなる側壁を形成した後、これらの側壁をマスクとして異方性エッチングを行うことにより、少なくとも前記第3の半導体領域上のゲート絶縁膜、並びに前記ベース層およびコレクタ電極上の総縁膜を除去する工程と、前記ベース層、前記コレクタ電極、前記エミッタ電極、前記ゲート電極、および前記不純物領域上に各々高融点金属シリザイド層を形成する工程と、を見に備えているように構成しても良い。

[0040]

【発明の実施の形態】本発明による半導体装置の第1の実施の形態の構成を図1に示す。この第1の実施の形態の半導体装置はバイボーラトランジスタであって、シリコン基板(例えばn型)2にトレンチ素子分離絶録順4によって素子分離された素子領域3が形成されている。この素子領域3上では第1導電型(例えばp型)の単結晶シリコンからなり素子分解絶縁順4上では第1導電型の多結晶シリコン6 aからなるベース層6が形成されている。

と、少なくとも前記ゲート電極をマスクとして前記第3 【①①41】このベース層6の単結晶シリコンからなるの半導体領域に不純物をイオン注入することにより不純 50 領域の表面領域に第2導電型(例えば n型)のエミッタ

領域14が形成されている。そしてこのエミッタ領域1 4.上では、エミッケ関孔を有する単一の層からなる絶縁 膜8がベース層6の単結晶シリコン領域上に形成されて いる。またエミッタ領域14と電気的に接続される、第 2 導電型の不確物が導入された多結晶シリコンからなる エミッタ電極12が、上記エミッタ開孔を復込むように 形成されている。なお絶輝膜8とエミッタ電極12の外 縁は一致する構成となっている。

【0042】とれちのエミッタ電極12およびベース層 6は帰間絶縁勝18によって覆われている。そしてこの 10 もない。 **層間絶縁膜18にはエミッタ電極12およびベース層6** とのコンタクトを取るためのコンタクト孔が各々開孔さ れ、これらのコンタクト孔を坦込むように金属からなる 金属電極19aが形成されている。なお図1においては ベース層6とのコンタクト孔および金属電極は表示して いない。またやはり図1では図示されていないが、図1 に示されるペース形成領域の領域外には、従来のバイボ ーラトランジスタと同様コレクタ形成領域が画定され、 コレクタエピタキシャル層およびコレクタ引出し用の金 属電極が形成されている.

【10043】なお、この第1の実施の形態においては、 ベース層6の抵抗を低くするために、ベース層6の、エ ミッタ電極12下の領域以外の領域の不絶物濃度は、エ ミッタ電極12下の領域の不絶物濃度より高くなるよう に形成されている。

【0044】上述のように構成された本実施の形態のバ イポーラトランジスタにおいては、従来のバイポーラト ランジスタと異なり、エミッタ電極12下の絶録膜8は 単一の層からなっており、かつベース層6を覆うような ベース引出し電極88(図11参照)が形成されていな い。すなわち、従来のバイボーラトランジスタで必要で あったエッチングストッパ膜85 (図11参照)、酸化 膜87 (図12参照) およびエミッタ開孔内のスペーサ 膜93(図1)参照)が不要となり、絶縁膜8下の、べ ース層6の高抵抗となる領域を従来の場合に比べて小さ くすることが可能となる。これによりベース抵抗を低く することが可能となるため、従来の場合に比べて高速化 および低消費電力化を達成することができるとともに能 音特性を向上することができる。

【0045】また、上述したようにエッチングストッパ 40 順85および酸化膜87が無いため、バイボーラトラン ジスタを汲細化しても従来の場合に比べてエミッタ領域 上の開孔のアスペクト比を小さくすることが可能とな る。とれにより、エミッタ帽によって電流利得が変化す るのを可及的に防止することができる。

【① 0.4.6】次に本発明による半導体装置の第2の実施 の形態の構成を図2に示す。この第2の実施の形態の半 導体鉄置はバイポーラトランジスタであって、図1に示 す第1の実施の形態のバイボーラトランジスタにおい て、ベース層6の、エミッタ電極12下の領域を除いた 50 多結晶シリコンが成長する。したがってベース層6は素

領域の表面およびエミッタ電攝12の表面に高融点金属 シリサイド層17が形成された模成となっている。

19

【0047】このため、この第2の実施の形態のバイボ ーラトランジスタにおいては、第1の実施の形態のバイ ポーラトランジスタに比べてベース抵抗およびエミッタ 抵抗が低くなり、更に高速化および低消費電力化を達成 することができるとともに雑音特性を更に向上させるこ とができる。なお、エミッタ幅によって電流利得が変化 するのを可及的に防止することができることは云うまで

【①①48】次に本発明による半導体装置の第3の実施 の形態の構成を図3に示す。この第3の実施の形態の半 導体装置はバイポーラトランジスタであって、図2に示 す第2の実施の形態のパイポーラトランジスタにおい て、多結晶シリコンからなるエミッタ電極12を単結晶 シリコンからなるエミッタ電極13に置換えたものであ る。単結晶シリコンは多結晶シリコンに比べて抵抗値が 低いため、第3の実施の形態においては、第2の実施の 形態に比べてエミッタ抵抗を低くすることが可能とな 26 り、より高速化および低消費電力化を達成することがで きるとともに雑音特性を一層向上させることができる。 なお、エミッタ帽によって電流利得が変化するのを可及 的に防止することができることは云うまでもない。

【①①49】次に本発明による半導体装置の第4の実施 の形態を図4を参照して説明する。この第4の実施の形 懲の半導体装置はバイボーラトランジスタであって、そ の上面図を図4(a)に示し、切断線X-Xで切断した ときの断面図を図4(b)に示す。この第4の実施の形 懲のバイポーラトランジスタは、図2に示す第2の実施 の形態のバイポーラトランジスタにおいて、エミッタ電 極12と金属配線19aとのコンタクト21を、ベース 層6の外側に形成した構成となっている。このため、エ ミッタ電極12の幅寸法を第2の実施の影應に比べてよ り小さくすることが可能となり、微細化に適した構造と

【0050】なおこの第4の実施の形態も第2の実施の 形態と同様の効果を奏することは云うまでもない。

【0051】次に本発明の第5の実施の形態を図5を容 腕して説明する。この第5の実施の形態は、図2に示す 第2の実施の形態のバイボーラトランジスタを製造する 製造方法であって、この製造方法の工程断面図を図5に 示す。

【0052】まず図5 (a) に示すように、シリコン基 板2にトレンチを形成し、このトレンチを絶縁膜4で週 込むことにより素子分離を行い、素子領域3を形成す る。次に第1導電型(例えばp型)の不純物を導入しな がらエピタキシャル成長を行うことにより、ベース層6 を形成する(図5(り)参照)。このとき、素子領域3 上には単結晶シリコンが成長し、 素子分離領域4上には 子領域3上では単緒晶シリコン圏からなり、電子分離領 域4上では多結晶シリコン層6 a からなる機成となって いる。(図5(b)参照)。その後、異方性エッチング を用いてベース層6をパターニングし、適切な大きさに する(図5(b)参照)。

【0053】次に、表面全面に例えばSiO。からなる 絶録勝8を堆積した後、フォトリングラフィ技術と異方 性エッチングを用いることによりエミッタ形成予定領域 上にエミッタ開孔9を形成する(図5 (c) 宏照)。

【0054】次に上記開孔9を短込むように基板全面に 16 多結晶シリコン膜を堆積した後、第2 導電型 (例えばn) 型)の不純物を上記多結晶シリコン膜にイオン注入す る。続いて熱処理を施すことにより上記多結晶シリコン 膜から不純物をベース層6に拡散させ、ベース層6の表 面領域にエミッタ領域14を形成する(図5 (d) 容 照)。その後、上記多結晶シリコン勝上にフォトレジス トを塗布し、露光、現像処理することによりレジストバ ターン15を形成する。そしてこのレジストパターン1 5をマスクにして異方性エッチングを用いて上記多結晶 シリコン膜をパターニングすることにより、エミッタ電 20 極12を形成する(図5(d)容照)。

【0055】次に上記レジストバターン15をマスクに して、絶縁膜8を異方性エッチングを用いて除去するこ とによりベース層6の豪面を露出させる(図5 (e) 麥 照)。続いて上記レジストパターン15をマスクにして ベース層6に第1導電型の不純物をイオン注入すること によりベース層6を低抵抗化する(図5 (e)参照)。 【0056】次に上記レジストパターン15を除去した 後、高融点金属(例えばTi)からなる膜をスパッタリ ング法により基板全面に形成し、熱処理することにより 多結晶シリコンからなるベース層6およびエミッタ電極 12の表面の高融点金属機を高融点金属シリサイド層に 変える。そして未反応の高融点金属を除去することにベ ース層6 およびエミッタ電極12の表面にのみ高融点金 属シリサイド層17が形成される(図5(1)参照)。 【0057】次に基板全面に層間絶縁膜18を維積し、 リソグラフィ技術を用いて上記層間絶舞順18にベース 層6およびエミッタ電極12などとのコンタクトを取る ためのコンタクト孔を各々開孔する(図5 (g)参 照)。そして上記コンタクト孔を坦込むように金媒膜を 40 が不要となるため、さらに工程数を減らすことができ 堆積し、この金篋膜をパターニングすることにより金属 電極19a, 19bを形成してバイポーラトランジスタ

【0058】との第5の実施の形態の製造方法によって 製造されたバイボーラトランジスタは第2の実施の形態 のバイボーラトランジスタと同一の構成となるため、第 2の実施の形態と同一の効果を奏することとなる。

を完成する(図5(ょ)参照)。

【りり59】また、この第5の実施の形態の製造方法に おいては、図12に示す従来の製造方法で必要であった 領工程、スペーサ膜93の成形工程。およびベース引出 し電極86の形成工程が不要となるため、従来の製造方 法に比べて大幅に工程数を減らすことが可能となる。ま た。上記第5の実施の形態の製造方法において、高融点 金属シリサイド膜の形成工程を省略すれば、図1に示す 第1の実施の形態のバイポーラトランジスタを得ること ができる。

12

【0060】次に本発明の第6の実施の形態を図6を参 照して説明する。 この第6の実施の形態はバイポーラト ランジスタの製造方法であって、その製造工程を図6に 示す。この第6の実施の形態の製造方法においては、絶 縁膜8にエミッタ関孔9を形成するまでは図5に示す第 5の実施の形態の製造方法と同様の工程によって行う (図6(a), (b), (c)參照)。

【0061】次にベース層6とは異なる導電型(第2導 **湾型)の不純物を導入しながら多結晶シリコンを上記エ** ミッタ関孔9から選択的に成長させエミッタ電極12を 形成する(図6(d)容煕)。エミッタ電極12の幅方 向の寸法の制御は上記多結晶シリコンの膜厚を調整する ことにより容易に行うことができる。

【0062】続いて熱処理を施すことによりペース層6 の表面領域にエミッタ電極12から不純物を拡散させ、 エミッタ領域14を形成する(図6(d)容照)。

【0063】次にエミッタ電極12をマスクにして具方 性エッチングを用いることにより絶縁膜8を除去し、ベ ース層6の表面を露出させる(図6(e)参照)。続い てベース層に第1導電型の不純物を注入することにより 低抵抗化する (図6 (e)参照)。

【0064】その後は図5(1)、(g)に示す第5の 実施の形態の製造方法と同様の工程を行い、バイボーラ トランジスタを完成する(図6(1)、(g)参照)。 【0065】との第6の実施の形態の製造方法によって 製造されたバイポーラトランジスタは図2に示す第2の 実施の形態のバイボーラトランジスタと同一の構成とな るため、第2の実施の形態と同一の効果を奏することに なる。

【0066】またこの第6の実施の形態の製造方法は、 第5の実施の形態の製造方法に比べてエミッタ電極12 をパターニングするためのレジストパターン15の形成

【0067】次に本発明の第7の実施の形態を図?を容 照して説明する。この第7の実施の形態はバイポーラト ランジスタの製造方法であって、この製造方法の工程断 面図を図7に示す。

【0068】まず図7 (a) に示すように、シリコン基 板2にトレンチを形成し、このトレンチを絶縁膜4で理 込むことにより累子分離を行い、素子領域3を形成す る。

エッチングストッパ膜85の形成工程。酸化膜87の堆 59 【0069】次に第1導電型(例えばp型)の不純物を

導入しながちエピタキシャル成長を行うことにより、ベ ース層6を形成する(図7(D)参照)。このとき、素 子領域3上には単結晶シリコンが成長し、素子分離領域 4上には多結晶シリコン6 a が成長する。続いて基板会 面に例えばSi〇、からなる絶縁膜8を堆積する(図7

【0070】次にフォトリソグラフィ技術と異方性エッ チングを用いて絶縁順8をパターニングすることによ り、ベース層6の外側の絶縁膜8を除去するとともにエ ミッタ形成領域上にエミッタ関孔9を形成する。(図7 16 (c) 参照)。そして、基板全面に多結晶シリコン順1 2を堆積した後、第2導電型(例えば12型)の不純物を イオン注入し、熱処理を施すことによりベース層6の表 面領域にエミッタ領域14を形成する(図7(c)参 殿).

【0071】次にフォトリソグラフィ技術と異方性エッ チングを用いて多結晶シリコン膜12およびペース層6 の多結晶シリコン部をパターニングし、エミッタ電極1 2を形成する(図7(d)参照)。

膜8に異方性エッチングを行うことによりベース層6の 表面を露出させる(図7(e)参照)。続いてベース層 6に第1導篇型の不純物をイオン注入することにより低 抵抗化する。

【0073】以降は第5の実施の形態の図5(f)、図 5(g)に示す工程と同一の工程を行ってバイポーラト ランジスタを完成させる(図7(1)、(g)参照)。 【0074】との第7の実施の形態の製造方法によって 製造されるバイボーラトランジスタは第2の実施の形態 のパイポーラトランジスタと同一の構成となるため、第 39 2の実施の形態と同様の効果を奏することは云うまでも ない。

【0075】またこの第7の実施の形態の製造方法にお いては、ベース層6のパターン領域とエミッタ開孔9の 関口域を同一のリングラフィ工程で決定できるため、第 5の実施の形態の製造方法に比べて工程数を一回少なく することができる。

【0078】次に本発明の第8の実施の形態を図8およ び図9を変願して説明する。この第8の実施の形態は、 図3に示す第3の実施の形態のバイポーラトランジスタ 46 を製造する製造方法であって、その工程断面図を図8お よび図9に示す。

【0077】まず図8(a)に示すようにシリコン基板 2にトレンチを形成し、このトレンチを絶縁膜4で退込 むことにより素子分離を行い、素子領域3を形成する。 【0078】次に第1導電型(例えばp型)の不純物を 導入しながちエピタキシャル成長を行うことによりベー ス層6を形成する。このとき案子領域3上に単結晶シリ コンが成長し、素子分離絶縁膜4上では多結晶シリコン

衛および具方性エッチングを用いてパターニングする (図8(b)参照)。

14

【0079】次に基板全面に窒化膜32および酸化膜3 4 を順次堆積した後、リソグラフィ技術および異方性エ ッチングを用いて、酸化膜34に対し素子領域3上に関 孔35を設ける(図8(c)参照)。続いて基板全面に 酸化膜を堆積した後、異方性エッチングを行うことによ り、上記聞孔内に上記酸化暖からなる側壁膜36を形成 する (図8 (d) 麥麗)。 そしてこの側壁膜36をマス クにして異方性エッチングを行うことにより、開孔35 の底部の露出している窒化膜32を除去し、窒化膜32 にエミッタ関孔37を形成する(図8(d) 参照)。 【0080】次にウェットエッチングを用いて酸化順3 4および側壁膜36を除去する(図8(e)容照)。続 いて、第2の導電型(例えばn型)の不純物を導入しな

がら、選択的にエピタキシャル成長を行い、エミッタ関 孔37から単結晶シリコンを成長させ、エミッタ電極3 8を形成する(図9(a)参照)。続いて熱処理するこ とにより、ベース層6の表面領域にエミッタ領域40を 【0072】次にエミッタ電極12をマスクにして絶縁 20 形成する(図9(a)麥照)。なおことでは、単結晶シ リコンからなるエミッタ電極38を形成しているので、 ベース層6の表面領域へのエミッタ領域40の形成は特 に必要なく、省略することも可能である。

> 【0081】次にエミッタ電極38をマスクにしてベー ス層6上の窒化膜32を異方性エッチングするととによ り、ベース層6の表面を露出する(図9(b)参照)。 続いてエミッタ電極38をマスクにしてベース層6に第 1 導電型の不純物をイオン注入し、ベース層6を低抵抗 化する。

【0082】次に基板全面に高融点金属(例えば丁」) の膜を堆積し、熱処理することにより、ベース層6およ びエミッタ電極38上の高融点金属膜をシリサイド層に 変化させる。その後、未反応の高融点金属を除去し、ベ ース層6 およびエミッタ電極3 8上に高融点金属シリゲ イド層41を形成する(図9(c)参照)。

【0083】次に原間絶縁瞭42を堆積した後、この層 間絶録膜42にベース層6およびエミッタ電極38など へのコンタクト孔を形成する。そしてこのコンタクト孔 を金属で坦込むように堆積した後、パターニングするこ とにより金属電価43a.43hを形成し、バイポーラ トランジスタを完成する(図9(d)参照)。

【0084】との第8の実施の形態の製造方法によって 製造されたバイポーラトランジスタは第3の実施の形態 のバイボーラトランジスタと同一の構成となるため、第 3の実施の形態と同様の効果を奏することとなる。

【0085】また、この第8の実施の形態の製造方法に おいては、図12に示す従来の製造方法で必要であっ た、エッチングストッパ膜85の形成工程およびベース 引出し電極86の形成工程が不要となるため、従来の製 6 a が成長する。その後、ベース層6 をリソグラフィ技 50 造工程に比べて工程数を減らすことが可能となる。

【0086】次に本発明の第9の実施の形態を図10を 寮照して説明する。この第9の実施の形態はバイポーラ トランジスタの製造方法であって、その工程断面図を図 10に示す。

【0087】まず図10(a)に示すようにシリコン基板2にトレンチを形成し、このトレンチを秘縁機4で退込むことにより素子分離を行い、素子領域3を形成する。

【0088】次に第1連電型(例えばp型)の不純物を 導入しながちエピタキシャル成長を行うことによりベー 10 ス層6を形成する(図10(D)容照)。このとき素子 領域3上に単結晶シリコンが成長し、素子分離絶繰腹4 上では多結晶シリコン6aが成長する。続いて甚板全面 に酸化膜51および窒化膜52を順次推論する(図10 (D)容照)。

【0089】次にリソグラフィ技術および異方性エッチングを用いて窒化順52をパターニングすることにより 関孔53を形成する(図10(c)参照)。このときベース層6の外側となる領域上の窒化機52も除去する。

【0090】次に基板全面に窒化膜を始続し、この窒化 20 膜を異方性エッチングすることにより、関孔53の側面 および窒化膜52の側面に側壁膜54を形成する(図1 0(d)変照)。続いて上記側壁膜54をマスクにして 酸化膜51を異方性エッチングすることにより酸化膜5 1にエミッタ開孔55を形成する。

【0091】次にウェットエッチングを用いて窒化膜53 および側壁膜54を除去する(図10(e) 参照)。 続いて、エミッタ関孔55を坦込むように多結晶シリコンを選択的に準積し、この準績された多結晶シリコン層に第2の導電型(例えばn型)の不純物をイオン注入す30る。その後、熱処理することにより上記多結晶シリコン層から上記不純物をベース層6に拡散させ、エミッタ領域58を形成する(図10(f) 参照)。続いて上記多結晶シリコン層をフォトリソグラフィ技術を用いて異方性エッチングすることによりエミッタ電極57を形成する(図10(f) 参照)。このとき同時にベース層66パターニングする。

【0092】次にエミッタ電極57をマスクにして雲方性エッチングを行うことによりベース層6上の酸化膜51を除去した後、ベース層6に第1導電型の不純物をイ40オン注入し、低抵抗化する(図10(g)を照)。続いて基板全面に高融点金属(例えばTi)の膜を推積し、熱処理することにより、ベース層6およびエミッタ電極57上の高融点金属膜をシリサイド層に変化させる。その後、未反応の高融点金属を除去し、ベース層6およびエミッタ電極57上の高融点金属を除去し、ベース層6およびエミッタ電極57上の高融点金属シリサイド層59を形成する(図10(g)を照)。

【0093】次に屋間絶縁勝61を堆積し、コンタクト タの素子 孔を開孔し、このコンタクト孔を金属膜で退込み、この a. 10 金属膜をパターニングすることにより、金属電極63を 50 成する。

形成してバイポーラトランジスタを完成する (図10 (h) 麥照)。

16

【0094】なお、この第9の実施の形態によって製造されたバイボーラトランジスタにおいては、エミッタ電極57はベース層6の外側まで延在するように形成され、エミッタ電極57へのコンタクト孔と、このコンタクト孔に設けられる金属電極はベース層6の外側部分に形成される。

【0095】この第9の実施の形態の製造方法によって 製造されたパイポーラトランジスタにおいては、従来の パイポーラトランジスタと異なり、ベース層6を覆うよ うなベース引出し電極86(図11参照)を形成する必 要がない。このため、従来のパイポーラトランジスタで 必要であったエッチングストッパ膜85、酸化漿87 お よびスペーサ膜93(図11、図12参照)も不要とな り、絶縁膜51下の、ベース層6の高級抗な領域を従来 の場合に比べて小さくすることが可能となる。これによ りベース抵抗を低くすることが可能となるため、従来の 場合に比べて高速化および低消費電力化を達成すること ができる。

【① 0 9 6】また、上述したようにエッチングストッパ 膜8 5 むよび酸化膜8 7 が無いため、パイポーラトラン ジスタを偽細化しても、従来の場合に比べてエミッタ領 域上の関孔のアスペクト比を小さくすることが可能とな る。これにより、エミッタ帽によって電流利得が変化す るのを可及的に防止することができる。

【0097】また、この第9の実施の形態の製造方法においては、ベース層6とエミッタ電極57を同時にバターニングしているため、フォトリングラフィ工程を従来の場合に比べて1回省略することができる。

【0098】次に本発明の第10の実施の形態を図14 および図15を参照して説明する。この実施の形態はバイポーラトランジスタとMOSトランジスタが同一基板上に形成される半導体装置の製造方法であって、その工程断面図を図14および図15に示す。

【0099】まず図14(a)に示すように、p型のシリコン基板100のパイポーラトランジスタ形成領域にn\*型の退め込領域101aを形成した後、エピタキシャル成長によってシリコン甚板100の表面にn\*層101bを形成する。 続いてシリコン基板100のnチャネルMOSトランジスタ形成領域にpウェル101cを形成する。その後、シリコン基板100に浅いトレンチと深いトレンチを形成し、これらのトレンチを絶繰自102で退込むことにより素子分離を行い、素子領域103a、103b、103cを形成する(図14(a)容照)。領域103a、103bはパイポーラトランジスタの素子領域となり、領域103cはMOSトランジスタの素子領域となり、領域103cはMOSトランジスタの素子領域となる。続いてこれちの素子領域103a、103b、103c上にシリコン酸化原105を形式する。

【0100】次に基板全面に多結晶シリコン膜107を 堆積する。そして、素子領域103cを覆うフォトレジ ストパターン (図示せず) を、上記多結晶シリコン順1 07上に形成した後、このフォトレジストパターンをマ スクにしてバイポーラトランジスタ形成領域上の多結晶 シリコン膜107ねよびシリコン酸化膜105を除去す る(図14(b)容照)。このときMOSトランジスタ 形成領域上にのみシリコン酸化膜105および多結晶シ リコン膜107が残闘する。

【0101】次に上記フォトレジストパターンを除去し 19 た後、図14(c)に示すように、p型の不絶物(例え はボロン)を導入しながらエピタキシャル成長を行うこ とにより、素子領域103a.103 b上には単結晶シ リコン暦 109 a を形成するとともに、 案子分離能縁膜 102上および多結晶シリコン膜107上には多結晶シ リコン暦109 bを形成する。その後、素子領域103 bにn型の不純物を注入し、n 型領域101dにする (図14(c)参照)。

【0102】次に、図14 (d) に示すように 芸板 全面 に絶縁膜111を推論する。続いて、この絶縁膜111 20 上にフォトレジストパターン(図示せず)を形成し、こ のフォトレジストパターンをマスクにして具方性エッチ ングを用いて上記絶縁膜111、多結晶シリコン層10 9 b および多結晶シリコン膜107をパターニングする ことにより、素子領域103a上にはベース圏113 を、素子領域1030上にはコレクタ電極115を、素 子領域103c上にはゲート電極116を各々形成する (図14(d)参照)。なお、このときベース層113 は素子分離絶縁膜102上に延在している。その後、上 記フォトレジストパターンを除去し、熱酸化処理を行う ことにより、ゲート電極116の側面に酸化膜117を 形成する(図14(d)参照)。

【0103】次にフォトリソグラフィ技術と異方性エッ チングを用いてベース層113上の絶縁膜111に、エ ミッタを形成するための開孔119を形成する(図14 (e) 參照)。

【0104】次に上記開孔119を埋込むように墓板全 面に多結晶シリコン膜を維積した後、この多結晶シリコ ン膜上にフォトレジストパターン(図示せず)を形成す る。そしてこのフォトレジストバターンをマスクにして 40 め、従来のバイボーラトランジスタで必要であったエッ 上記多稿晶シリコン膜を、異方性エッチングを用いてパ ターニングすることにより、エミッタ電極120を形成 する (図15 (a) 参照)。このとき、ゲート電極11 6の側部に多結晶シリコン膜からなる側壁120aが形 成される。続いて上記フォトレジストパターンを除去し た後、バイボーラトランジスタ形成領域を覆うフォトレ ジストパターン (図示せず) を形成し、n型不純物 (例 えばAs)を所定の加速電圧、所定のドーズ置でイオン 注入することにより、MOSトランジスタ形成領域に高

(a) 麥照).

【0105】次に図15(b)に示すように、ゲート電 極116の側部の多結晶シリコンからなる側壁120a を、等方性エッチングを用いて除去した後、n型不純物 (例えばAs) をイオン注入することにより、MOSト ランジスタ形成領域に低波度のソース・ドレイン領域1 23を形成する。続いて上記フォトレジストパターンを 除去した後、MOSトランジスタ形成領域を覆うフォト レジストパターン (図示せず) を形成し、このフォトレ ジストパターンをマスクにしてn型不純物(例えばA s)をイオン注入することにエミッタ電極120にn型 不純物を添加する。その後、上記フォトレジストバター ンを除去した後、熱処理を行うことにより、n型不純物 をベース層113(ベース電極113ともいう)の表面 領域に拡散させ、エミッタ領域125を形成する(図1 5 (b) 麥照)。

18

【O106】次にMOSトランジスタ形成領域を覆うフ オトレジストパターン(図示せず)を形成した後、真方 性エッチングを用いてペース電極113上およびコレク 夕電優115上の絶縁膜111を除去する。続いて高融 点金属、例えばTiをスパッタ法を用いて堆積し、熱処 **廻し、未反応の高融点金属を除去することにより、ベー** ス電極113. コレクタ電極115. およびエミッタ電 極120上に各々高融点金属シリサイド層127を形成 する(図15(c)参照)。なお、未反応の高融点金属 シリサイドを除去する際に上記フォトレジストパターン も除去される。

【0107】次に図15(d)に示すように基板全面に 歴間絶縁膜130を堆積した後、ベース電極113、コ レクタ電極115、エミッタ電極120、およびソース ・ドレイン領域122などとのコンタクトを取るための コンタクト孔を高ヶ関孔する。そしてこれらのコンタク ト孔を坦込むように金属膜を堆積し、この金属膜をパタ ーニングすることにより金属電極132を形成し、半導 体装置を完成する(図15(d)参照)。

【0108】以上説明したように第10の実施の形態に よれば、従来のバイポーラトランジスタと異なり、ベー ス層(ベース電極113)を覆うようなベース引出し電 極86(図11参照)を形成する必要がない。このた

チングストッパ膜85 (図11参照)、融化膜87 (図 12参照) およびスペーサ膜93 (図11参照) も不要 となり、絶縁膜111下の、ベース層113の高越抗と なる領域を従来の場合に比べて小さくすることが可能と なる。これにより、ベース抵抗を低くすることが可能と なるため、従来の場合に比べて高速化および低消冒電力 化を追成することができるとともに経音特性を向上する ことができる。

【り109】また、上述したようにエッチングストッパ 濃度のソース・ドレイン領域122を形成する(図15 50 膜85および絶繰膜87が無いため、バイボーラトラン

ジスタを偽細化しても従来の場合に比べてエミッタ領域 上の開孔(エミッタ闘孔)119のアスペクト比を小さ くすることが可能となる。これにより、エミッタ帽によって電流利得が変化するのを可及的に防止することができる。

【0110】また、バイボーラトランジスタとMOSトランジスタが同一基板上に形成された従来の半導体装置の製造方法においては、バイボーラトランジスタとMOSトランジスタとを各々別々の工程で作成していたため、工程数が多くなるという問題があった。しかし本実 10 施の形態のように、ベース層113とゲート電極116 を構成する層109トが非過択エピタキシャル成長によって同時に形成され、かつベース層113とゲート電極116のパターニングが同一工程で行われるため、工程数を従来の場合に比べて少なくすることができる。

【0111】次に本発明の第11の実施の形態を図16 および図17を参照して説明する。この実施の形態はバイポーラトランジスタとMOSトランジスタが同一基板上に形成される半導体装置の製造方法であって、その工程断面図を図16および図17に示す。

【0112】まず図16(a)に示すように、p型のシリコン基板100のバイポーラトランジスタ形成領域に
n\*型の退め込領域101aを形成した後、エピタキシャル成長によってシリコン基板100の表面にn\*層101bを形成する。続いてシリコン基板100のnチャネルMOSトランジスタ形成領域にpウェル101cを形成する。その後、シリコン基板100に浅いトレンチを洗がする。その後、シリコン基板100に浅いトレンチを洗がいたシーチを形成し、これらのトレンチを絶母膜102で退込むことにより素子分離を行い、素子領域103a、103b、103cを形成する(図16(a)参

)、素子領域103a、103bはバイボーラトランジスタの素子領域となり、素子領域103cはMOSトランジスタの素子領域となる。続いてこれらの素子領域103a、103b、103c上にシリコン酸化験105を形成する(図16(a)参照)。

【0113】次にバイボーラトランジスタ形成領域上のシリコン酸化購105を除去する。続いてp型の不純物(例えばボロン)を同時に導入しながらエピタキシャル成長を行うことにより素于領域103a,103b上に単結晶シリコン層109aを形成するとともに、その他40の領域には多結晶シリコン層109bを形成する(図16(b) 参照)。その後、素子領域103bにn型の不純物を注入し、n\*型領域101dにする(図16(b) 参照)。

【り114】次に図16(c)に示すように基板全面に 絶輝膜111を堆積し、との絶縁膜111をパターニン グすることにより、ベース層形成領域およびコレクタ電 極形成領域上にのみ絶縁膜111を無置する。このとき ベース層形成領域上の絶縁膜111にはエミッタ開孔1 19が形成される(図16(c)を照)。 【0115】次に上記エミッタ開孔119を追込むように甚板全面に多結晶シリコン膜121を堆積する(図16(d)容照)。続いてこの多結晶シリコン膜121上にフォトレジストパターン(図示せず)を形成し、このフォトレジストパターンをマスクにした裏方性エッチングを用いることにより多結晶シリコン勝121および多結晶シリコン勝109bをパターニングして、エミッタ電極121aとゲート電極116を同時に形成する(図16(e)容疑形成領域上の絶縁膜111がマスクとなり、パイポーラトランジスタ形成領域上の多結晶シリコン勝109bもパターニングされ、ベース層113おびコレクタ電極115も同時に形成される(図16(e)容照)。

20

【0116】次にMOSトランジスタ形成領域をフォトレジスト(図示せず)でマスクした後、エミッタ電極! 21aにn型不納物(例えばAs)を所定のイオン注入 条件でイオン注入する。そして上記フォトレジストを除去した後、熱処理することにより、n型不純物をエミッタ電極!21aからベース層!13の表面領域に拡散させ、エミッタ領域125を形成する(図16(f) 寮照)。その後、n型不純物(例えばAs)を所定の条件でイオン注入することによりMOSトランジスタ形成領域に低濃度のソース・ドレイン領域123を形成する(図16(f) 寮照)。

【0117】次に基板全面に窒化膜を堆積した後、異方性エッチングを行うことにより、ゲート電極116の側部に窒化膜からなる側壁135を形成する(図17

(a) 参照)。 このときエミッタ電極121aの側部にも窒化膜からなる側壁135が形成される(図17

(a) 参照)。続いてバイポーラトランジスタ形成領域をフォトレジストでマスクした後、n型不純物(例えばAs)を所定の条件でイオン注入することにより。MOSトランジスタ形成領域に高濃度のソース・ドレイン領域122を形成する(図17(a)参照)。

【0118】次化上記フォトレジストを除去した後、図17(b)に示すように異方性エッチングを行うことにより、ベース層113およびコレクタ電極115上の総縁膜111を除去するとともに、ソース・ドレイン領域122上のシリコン酸化膜105を除去する。続いて基板全面に高融点金属、例えばTiをスパッタ法を用いて堆積した後、熱処理することにより、多結晶シリコンと高融点金属を反応させる。そして未反応の高融点金属を除去することにより、ベース層(ベース電極ともいう)113、コレクタ電極115、エミッタ電極1218、ゲート電極116、およびソース・ドレイン領域122上に各す高融点金属シリサイド層127を形成する(図17(b)参照)。

【0119】次に図17(c)に示すように基板全面に 50 層間絶縁膜130を堆積した後、ペース電極113、コ

レクタ電極115、エミッタ電極1218、およびソー ス・ドレイン領域122などとのコンタクトを取るため のコンタクト孔を各ヶ関孔する。そしてこれらのコンタ クト孔を坦込むように金属膜を堆積し、この金属膜をパ ターニングすることにより、金属電極132を形成し、 半導体装置を完成する(図17(c)参照)。

【0120】以上説明したように第11の実施の形態に よれば、従来のバイボーラトランジスタと異なり、ベー ス層(ベース電極113)を覆うようなベース引出し電 極86(図11参照)を形成する必要がない。このた め、従来のバイポーラトランジスタで必要であったエッ チングストッパ膜85 (図11参照)、酸化膜87 (図 12参照)およびスペーサ膜93(図11参照)も不要 となり、バイポーラトランジスタを微細化しても従来の 場合に比べてエミッタ領域上の関孔 (エミッタ開孔) 1 19のアスペクト比を小さくすることが可能となる。こ れにより、エミッタ幅によって電流利得が変化するのを 可及的に防止することができる。

【0121】また、本真餡の形態においては、ゲート電 福116を構成する層109りとベース電極113およ 20 の絶縁膜111にはエミッタ関孔119が形成される びコレクタ電極115が同時に形成されるとともに、ゲ ート電極116を構成する層121bとエミッタ電極1 21aが同時に形成され、更にゲート電極116とエミ ッタ電極121aを形成するためのパターニングが同一 工程で行われるため、従来の製造方法に比べて工程数を 少なくすることができる。

【0122】次に本発明の第12の実施の形態を図18 および図19を参照して説明する。この実施の形態はバ イポーラトランジスタとMOSトランジスタが同一基板 上に形成される半導体装置の製造方法であって、そのエ 30 程断面図を図18および図19に示す。

【0123】まず図18(a)に示すように、p型のシ リコン基板 100のバイポーラトランジスタ形成領域に n\*型の退め込領域101aを形成した後、エピタキシ ャル成長によってシリコン芸板 1 () () の表面に n \* 層 1 01bを形成する。続いてシリコン基板100のnチャ ネルMOSトランジスタ形成領域にpウェル101cを 形成する。その後、シリコン基板100に浅いトレンチ と深いトレンチを形成し、これちトレンチを絶録膜10 2で埋込むことにより素子分離を行い、素子領域103 a、103b、103cを形成する(図18(a) 麥 厩)。 案子領域103a.103hはバイポーラトラン ジスタの素子領域となり、素子領域103cはMOSト ランジスタの素子領域となる。続いてこれらの素子領域 103a, 103b, 103c上にシリコン酸化漿10 5を形成する (図18 (a) 参照)。

【0124】次に基板全面に多結晶シリコン膜107を 堆積する。そして、素子領域103cを覆うフォトレジ ストパターン (図示せず) を、上記多結晶シリコン膜 1 ○7上に形成した後、このフォトレジストパターンをマ 50 (b) 参照)。このときエミッタ電極121aの側部に

スクにしてバイボーラトランジスタ形成領域上の多結晶 シリコン膜107ねよびシリコン酸化膜105を除去す る(図18(b)参照)。このときMOSトランジスタ 形成領域上にのみシリコン酸化膜105および多結晶シ リコン膜107が残ದする。

22

【0125】次に上記フォトレジストパターンを除去し た後、図18(c)に示すように、p型の不純物(例え ばボロン)を導入しながらエピタキシャル成長を行うこ とにより、素子領域103a,103b上には単結晶シ リコン暦109aを形成するとともに、漢子分解絶縁順 102上および多結晶シリコン膜107上には多結晶シ リコン暦109 bを形成する。その後、素子領域103 bにn型の不確物を注入し、n f 領域にする (図18 (c)參照)。

【0126】次に図18(d)示すように基板全面に絶 縁膜111を堆積した後、フォトリソグラフィ技術を用 いて上記絶縁膜111をパターニングすることにより、 ベース層形成領域およびコレクタ電極形成領域上にのみ 絶録勝111を残置する。このときベース層形成領域上 (図18 (d)参照)。

【0127】次に図18(d)に示すように上記エミッ タ開孔119を埋込むように基板全面に多結晶シリコン 膜121を堆積する。続いてフォトリソグラフィ技術と **異方性エッチングを用いて上記多結晶シリコン購12** 1、109b、107をパターニングすることによりエ ミッタ電極121aおよびゲート電極116を形成する (図18(1)参照)。このとき、ベース層形成領域お よびコレクタ電極形成領域上の絶縁膜111がマスクと なり、バイポーラトランジスタ形成領域上の多結晶シリ コン購109bもパターニングされ、ベース層113お よびコレクタ電極115も同時に形成される(図18 (1) 参照)。なおゲート電極116は多結晶シリコン 厘107,109b,121bからなる三層構造となっ ている。

【0128】次にMOSトランジスタ形成領域をフォト レジスト (図示せず) でマスクした後、エミッタ電極1 21aにn型不純物(例えばAs)を所定のイオン注入 条件でイオン注入する。そして上記フォトレジストを除 40 去した後、熱処理することにより、 n 型不純物をエミッ タ電極121aからベース層113の表面領域に拡散さ せ、エミッタ領域125を形成する(図19 (a) 参 照)。その後、n型不純物(例えばAs)を所定の条件 でイオン注入することによりMOSトランジスタ形成領 域に低濃度のソース・ドレイン領域123を形成する (図19 (a)参照)。

【り129】次に基板全面に選化膜を維織した後、異方 性エッチングを行うことにより、ゲート電極116の側 部に室化順からなる側壁膜135を形成する(図19

も窒化膜からなる側壁膜135が形成される(図19 (b) 参照)。続いてバイボーラトランジスタ形成領域をフォトレジストでマスクした後、n型不純物(例えば As)を所定の条件でイオン注入することにより、MO Sトランジスタ形成領域に高濃度のソース・ドレイン領域122を形成する(図19(b)参照)。

【0130】次に上記フォトレジストを除去した後、図19(c)に示すように異方性エッチングを行うことにより、ベース層113およびコレクタ電極115上の総録数111を除去するとともに、ソース・ドレイン領域16122上のシリコン酸化数105を除去する。続いて基板全面に高融点金属、例えばT・をスパッタ法を用いて推債した後、熱処理することにより、多結晶シリコン、または単結晶シリコンと高融点金属を反応させる。そして未反応の高融点金属を除去することにより、ベース層(ベース電極ともいう)113、コレクタ電極115、エミッタ電極121a、ゲート電極116、およびソース・ドレイン領域122上に高融点金属シリサイド層127を形成する(図19(c)を照)。

【0131】次に図19(d)に示すように基板全面に 20 屋間絶縁膜130を堆積した後、ベース電極113、コレクタ電極115、エミッタ電極121a、およびソース・ドレイン領域122などとのコンタクトを取るためのコンタクト孔を各ヶ関孔する。そしてこれらのコンタクト孔を坦込むように金属膜を堆積し、この金属膜をパターニングすることにより、金属電極132を形成し、半導体装置を完成する(図19(d)参照)。

【0132】以上説明したように第12の実施の形態によれば、従来のバイボーラトランジスタと異なり、ベース層(ベース電極113)を寝うようなベース引出し電 30極86(図11参照)を形成する必要がない。このため、従来のバイボーラトランジスタで必要であったエッチングストッパ競85(図11参照)、酸化贖87(図12参照)およびスペーサ競93(図11参照)も不要となり、バイボーラトランジスタを微細化しても従来の場合に比べてエミッタ領域上の闖孔(エミッタ開孔)119のアスペクト比を小さくすることが可能となる。これにより、エミッタ幅によって電流利得が変化するのを可及的に防止することができる。

【0133】また、本窓館の形態においては、ゲート第 49 極116を構成する層109bとベース電極113およびコレクを電極115が同時に形成されるとともに、ゲート電極116を構成する層121bとエミッタ電極121aが同時に形成され、更にゲート電極116とエミッタ電極121aを形成するためのパターニングが同一工程で行われるため、従来の製造方法に比べて工程数を少なくすることができる。

【0134】次に本発明の第13の実施の形態を図20 のシリコン酸化膜105を除去する(図21 および図21を参照して説明する。この実施の形態はバ 照)。このときエミッタ電価121aの側部 イポーラトランジスタとMOSトランジスタが同一基板 50 135が形成される(図21(b)参照)。

上に形成される半導体装置の製造方法であって、その工程断面図を図20名よび図21に示す。

24

【0135】まず、第12の実施の形態の図18(a)から図18(c)に示す工程と同一の工程を行う(図20(a),(b),(c)参照)。

【0136】次に図20(d)に示すように基板全面に 総練購111を準請し、フォトリングラフィ技術と異方 性エッチングを用いて絶練購111および多結晶シリコ ン109b、107をパターニングすることにより、ベース層113、コレクタ電極115、およびゲート電極 116を形成する。このとき、ベース層113、コレク タ電極115、およびゲート電極116上には絶練順1 11が機置している。続いて熱処理することにより、ゲート電極116の側部にシリコン酸化購117を形成す る(図20(d)を照)。

【0137】次に図20(e)に示すように、フォトリソグラフィ技術と真方性エッチングを用いてベース層1 13上の総縁購111にエミッタ開孔119を形成する。

【0138】次に基板全面に多結晶シリコン順を始続した後、フォトリソグラフィ技術を用いて異方性エッチングを行うことによりエミッタ電極120を形成する(図20(f)参照)。このとき、ゲート電極116の側部には多結晶シリコンからなる側壁120名が形成される(図20(f)参照)。続いてパイポーラトランジスタ形成領域を覆うフォトレジストマスクを形成し、所定の条件でn型不純物(例えばAs)をイオン注入することにより、MOSトランジスタ形成領域化高濃度のソース・ドレイン領域122を形成する(図20(f)参照)。

【0139】次に等方性エッチングを用いてゲート電極116の側壁120 aを除去する(図21(a)参解)。続いてn型不純物(例えばAs)を所定の条件でイオン注入することによりMOSトランジスタ形成領域に低濃度のソース・ドレイン領域123を形成する(図21(a)容解)。そして上記フォトレジストマスクを除去した後、MOSトランジスタ形成領域を覆うフォトレジストマスクを形成し、n型不純物(例えばAs)を所定の条件でエミッタ電極120にイオン注入する。続いて熱処理することによりベース層113の表面領域にn型不純物を拡散させ、エミッタ領域125を形成する(図21(a)参照)。

【0140】次に、絶縁勝を基板全面に堆積し、異方性エッチングを用いてエッチバックすることによりゲート電極116に側壁膜135を形成するとともに、ベース層113、コレクタ電極115、およびゲート電極116上の絶縁膜111と、ソース・ドレイン領域122上のシリコン酸化膜105を除去する(図21(b)を照)。このときエミッタ電極121aの側部にも側壁膜135が形成される(図21(b)を限)

【0141】次に基板全面に高融点金属をスパッタ法を 用いて堆積し、熱処理することにより多結晶シリコンま たは単結晶シリコンと高融点金属とを反応させる。そし て未反応の高融点金属を除去することによりベース層 (ベース電極ともいう) 113、コレクタ電極115、 エミッタ電極120、ゲート電極116、およびソース ・ドレイン領域122上に高融点金属シリサイド層12 7を形成する(図21(c)参照)。

【0142】次に図21(d)に示すように基板全面に 層間絶縁膜130を推論した後、この層間絶縁勝130 10 て芸板全面に高融点金属を堆論し、熱処理を行った後、 にコンタクト孔を関孔する。そしてこのコンタクト孔を 金属膜で坦込み、パターニングすることにより金属電極 132を形成する(図21(d)容照)。

【0143】以上説明したようにこの第13の実経の形 感も第12の実施の形態と同様の効果を奏することは言 うまでもない。

【0144】次に本発明の第14の実施の形態を図2 2. 図23を参照して説明する。この第14の実施の形 感はバイポーラトランジスタとMOSトランジスタが同 一幕板上に形成される半導体装置の製造方法であって、 その製造工程断面図を図22、図23に示す。

【0145】まず、第11の実施の形態の図16(a) ~図16(b)に示す工程と同一の工程を行う(図22 (a), 図22(b) 参照)。

【0146】次に基板全面に絶縁膜111を堆積し、フ ォトリングラフィ技術を用いて絶縁膜 111 および多結 晶シリコン膜1091を異方性エッチングすることによ り、ベース圏113およびコレクタ電極115を形成す る (図22 (c) 参照)。

グラフィ技術と異方性エッチングを用いてベース層11 3上の絶縁膜111にエミッタ関孔119を形成した 後、墓板全面に多結晶シリコン膜140を堆積する。

【0148】次に図22(e)に示すようにフォトリソ グラフィ技術および異方性エッチングを用いて多結晶シ リコン順140をパターニングすることにより、エミッ タ電極140aおよびゲート電極140bを同時に形成

【0149】次にバイポーラトランジスタ形成領域上を フォトレジストでマスクした後、n型不純物(例えばA 46 s) を所定の条件でイオン注入することにより、低濃度 のソース・ドレイン領域123を形成する(図22 (1) 容照)。

【0150】次に基板全面に絶縁膜(例えば窒化漿)を 堆積した後、異方性エッチングを行うことによりゲート **穹極104bの側部に窒化膜からなる側壁135を形成** する (図23 (a) 参照)。このとき、エミッタ電極1 ①4aの側部にも窒化膜からなる側壁 135 が形成され る (図23 (a) 容照)。 続いて n型不純物 (例えばA s) を所定の注入条件でエミッタ電極104aと MO 50 【0156】

Sトランジスタ形成領域にイオン注入した後、熱処理を 行うことにより、ペース層113にエミッタ領域125 を形成するとともにMOSトランジスタ形成領域に高滤 度のソース・ドレイン領域122を形成する(図23 (a) 參照)。

26

【0151】次に異方性エッチングを用いてベース層 (ベース電極) 113 およびコレクタ電極115上の絶 縁購111と、ソース・ドレイン領域122上のシリコ ン酸化膜105を除去する(図23(b) 参照)、続い 未反応の高融点金属を除去することにより、ベース電極 113、コレクタ電極115、エミッタ電極104a、 ゲート電極1040、およびソース・ドレイン領域12 2上に高融点金属シリサイド層127を形成する(図2 3 (b) 黎照)。

【0152】次に図23(c)に示すように基板全面に 層間絶縁膜130を堆積し、この層間絶縁膜130にコ ンタクト孔を開孔する。そしてこのコンタクト孔を坦込 むように金属膜を基板全面に堆積し、金属膜をバターニ 20 ングすることにより金属電極132を形成し、半導体装 置を完成する。

【0153】以上説明したようにこの第14の実施の形 懲によれば、従来のバイポーラトランジスタと異なり、 ベース層(ベース電極113)を覆うようなベース引出 し電極86(図11参照)を形成する必要がない。この ため、従来のバイボーラトランジスタで必要であったエ ッチングストッパ膜85(図11参照)、酸化膜87 (図12参照) およびスペーサ膜93 (図11参照) も 不要となり、バイポーラトランジスタを微細化しても従 【0147】次に図22(d)に示すようにフォトリソ 30 条の場合に比べてエミッタ領域上の開刊(エミッタ開 孔) 119のアスペクト比を小さくすることが可能とな る。これにより、エミッタ幅によって電流利得が変化す るのを可及的に防止することができる。

> 【1) 154】また、本実施の形態においては、ゲート電 極を構成する層140 bとエミッタ電極140 aが同時 に形成されるとともに、パターニングが同一工程で行わ れるため、従来の製造方法に比べて工程数を少なくする ことができる。

> 【0155】なお、上記第10万至第14の実施の形態 においては、npnトランジスタとnMOSトランジス タとを有する半導体装置の製造方法について説明した が、注入する不純物の導電型を上記実施の形態において 逆にすれば、pnpトランジスタとPMOSトランジス タとを有する半導体装置を製造することができることは 言うまでもない。また、MOSトランジスタとしてnM OSトランジスタおよびpMOSトランジスタを有する BiCMOS型の半導体装置に適用することも可能であ り、本発明はその他程々変形して実施することができ る.

【発明の効果】以上述べたように、本発明の半導体接続 およびその製造方法によれば、微細化してもエミッタ幅 によって発液利得が変化するのを可及的に防止すること ができる。

[①157]また、本発明の半導体鉄圏の製造方法によれば、従来の場合に比べて工程数を短端することができる。

### 【図面の部単な説明】

- 【図1】本発明による半導体装置の第1の実施の形態の 機成を示す筋面図。
- 【図2】 本発明による半導体装置の第2の実施の形態の 構成を示す筋面図。
- 【図3】本発明による半導体装置の第3の実施の形態の 機成を示す筋面図。
- 【図4】 本発明による半導体装置の第4の実施の形態の 構成を示す構成図。
- 【図5】 本発明の第5の実施の形態の構成を示す製造工程断面図。
- 【図6】本発明の第6の実施の形態の構成を示す製造工程断面図。
- 【図?】本発明の第7の実施の形態の構成を示す製造工程断面図。
- 【図8】 本発明の第8の実施の形態の構成を示す製造工程断面図。
- 【図9】本発明の第8の実施の形態の構成を示す製造工程的面図。
- 【図10】本発明の第9の実施の形態の格成を示す製造工程断面図。
- 【図11】従来のバイボーラトランジスタの構成を示す 断面図。
- 【図12】従来のバイボーラトランジスタの製造方法の 工程断面図。
- 【図13】従来のバイボーラトランジスタの問題点を説\*

\*明する図。

(14)

【図 14】本発明の第 10の実施の形態の製造方法の工程断面図。


28


- 【図15】本発明の第10の実施の形態の製造方法の工程断面図。
- 【図16】本発明の第11の実施の形態の製造方法の工程的面図。
- 【図17】本発明の第11の痕施の形態の製造方法の工程断面図。
- 19 【図18】本発明の第12の実施の形態の製造方法の工 程断面図。
  - 【図19】本発明の第12の実施の形態の製造方法の工程断面図。
  - 【図20】 本発明の第13の実施の形態の製造方法の工程断面図。
  - 【図21】本発明の第13の実施の形態の製造方法の工程断面図。
  - 【図22】本発明の第14の実施の形態の製造方法の工程断面図。
- 29 【図23】 本発明の第14の実施の形態の製造方法の工程所面図。


【符号の説明】


- 2 シリコン芸板
- 3 素子領域
- 4. 索子分離絶錄膜
- 6 ベース層
- 6 a 多結晶シリコン層
- 8 絶縁膜
- 12 エミッタ電極(多結晶シリコン)
- 30 13 エミッタ電極(単結晶シリコン)
  - 14 エミッタ領域
  - 18 尼間絶緯膜
  - 19a 金属電極

[Mai] [Mai] [Mai] [Mai]












[217]




[219]




[218]




[20]




[図21]



[23]



[図22]



# フロントページの続き

(56)参考文献	特期	平1-276667 (JP, A)	(58)調査した分野(In	(58)調査した分野(Int.Cl.', DB名)	
	特閱	平?-254611(JP, A)	H91L	21/33 - 21/331	
	特閱	平3-150848 (JP, A)	HGIL	29/68 - 29/737	
	特閱	平4-268732 (JP, A)	HG1L	21/334 - 21/336	
	特開	平8-31965 (JP、A)	HG1L	21/8222 - 21/8228	
	特閱	平1-217969 (JP, A)	HG1L	21/8232	
	特期	平4-283937 (JP, A)	HOIL	21/8234 - 21/8238	
	特開	平5-29328(JP、A)	HOIL	21/8249	
	特開	平4-42968 (JP. A)	HG1L	27/95	
	特開	昭51-210668 (JP, A)	HG1L	27/08	
	特開	昭63-284854 (JP, A)	H01L	29/75	
	特関	昭62-232964(JP, A)	HG1L	29/772	
	特閱	昭63-75470 (JP、A)	H51L	29/78	
	特閱	平8-191977 (JP, A)			
	结盟	Ψ4-226022 (IP Δ)			